8 research outputs found
Développement et optimisation au niveau des matériaux des mémoires résistives à changement de valence pour le calcul-en-mémoire
Le développement des technologies de mémoires résistives non-volatiles a permis d’explorer de nouvelles approches de calcul plus performantes que celles basées sur l’architecture conventionnelle de von Neumann. Notamment, l’approche de calcul-en-mémoire propose une solution à l’étranglement de von Neumann en poussant l’idée de concevoir une architecture où il n’y a pas de séparation physique entre le processeur et la mémoire. Cette approche repose sur les propriétés uniques des mémoires résistives (mémristors) lorsqu’elles sont agencées en réseaux crossbar, où les fonctions de sommation et de multiplication s’implémentent de manière naturelle. De plus, la compatibilité de ces mémoires pour une intégration avec les technologies CMOS conventionnelles offre des capacités agressives de miniaturisation et d’efficacité énergétique.
Pour répondre aux exigences de cette intégration, cette thèse a porté d’abord sur le développement du procédé de dépôt du matériau à commutation de résistance (TiO2). L’influence de la concentration de défauts sur les propriétés optiques, structurales et sur la composition chimique du TiO2 a été évaluée.
Par la suite, le matériau à commutation de résistance développé a été utilisé pour la fabrication de mémristors de structure TiN/Al2O3/TiO2-x/Ti/TiN/Al. Le procédé de fabrication utilisé est compatible CMOS et s’est basé sur le procédé damascène pour réduire la rugosité de surface des électrodes afin de minimiser la variabilité entre composants (device-to-device variability).
Les caractéristiques électriques des mémristors ont été évaluées en quasi-statique ainsi qu’en utilisant des courtes impulsions de tension pour reproduire les conditions réelles d’opération. Les propriétés de commutation résistive analogique ainsi que les fonctions synaptiques de potentialisation et de dépression à long terme ont été démontré. Les mémristors fabriqués peuvent stocker jusqu’à 3 bits avec une stabilité temporelle satisfaisante.
Pour réduire les tensions de forming de nos composants, des stratégies combinant la modulation de la concentration de défauts et l’épaisseur du matériau actif ainsi qu’une étape de traitement thermique post-dépôt ont été étudiées. Cette thèse a permis de mettre en oeuvre un procédé de dépôt du matériau à commutation de résistance, d’évaluer les caractéristiques électriques des mémristors et leur potentiel à implémenter les fonctions synaptiques, ainsi que d’explorer des stratégies pertinentes qui peuvent minimiser l’influence des tensions de forming sur l’opération optimale des réseau crossbar
Développement et optimisation au niveau des matériaux des mémoires résistives à changement de valence pour le calcul-en-mémoire
Le développement des technologies de mémoires résistives non-volatiles a permis d’explorer de nouvelles approches de calcul plus performantes que celles basées sur l’architecture conventionnelle de von Neumann. Notamment, l’approche de calcul-en-mémoire propose une solution à l’étranglement de von Neumann en poussant l’idée de concevoir une architecture où il n’y a pas de séparation physique entre le processeur et la mémoire. Cette approche repose sur les propriétés uniques des mémoires résistives (mémristors) lorsqu’elles sont agencées en réseaux crossbar, où les fonctions de sommation et de multiplication s’implémentent de manière naturelle. De plus, la compatibilité de ces mémoires pour une intégration avec les technologies CMOS conventionnelles offre des capacités agressives de miniaturisation et d’efficacité énergétique. Pour répondre aux exigences de cette intégration, cette thèse a porté d’abord sur le développement du procédé de dépôt du matériau à commutation de résistance (TiO2). L’influence de la concentration de défauts sur les propriétés optiques, structurales et sur la composition chimique du TiO2 a été évaluée. Par la suite, le matériau à commutation de résistance développé a été utilisé pour la fabrication de mémristors de structure TiN/Al2O3/TiO2-x/Ti/TiN/Al. Le procédé de fabrication utilisé est compatible CMOS et s’est basé sur le procédé damascène pour réduire la rugosité de surface des électrodes afin de minimiser la variabilité entre composants (device-to-device variability). Les caractéristiques électriques des mémristors ont été évaluées en quasi-statique ainsi qu’en utilisant des courtes impulsions de tension pour reproduire les conditions réelles d’opération. Les propriétés de commutation résistive analogique ainsi que les fonctions synaptiques de potentialisation et de dépression à long terme ont été démontré. Les mémristors fabriqués peuvent stocker jusqu’à 3 bits avec une stabilité temporelle satisfaisante. Pour réduire les tensions de forming de nos composants, des stratégies combinant la modulation de la concentration de défauts et l’épaisseur du matériau actif ainsi qu’une étape de traitement thermique post-dépôt ont été étudiées. Cette thèse a permis de mettre en oeuvre un procédé de dépôt du matériau à commutation de résistance, d’évaluer les caractéristiques électriques des mémristors et leur potentiel à implémenter les fonctions synaptiques, ainsi que d’explorer des stratégies pertinentes qui peuvent minimiser l’influence des tensions de forming sur l’opération optimale des réseau crossbar.Le développement des technologies de mémoires résistives non-volatiles a permis d’explorer de nouvelles approches de calcul plus performantes que celles basées sur l’architecture conventionnelle de von Neumann. Notamment, l’approche de calcul-en-mémoire propose une solution à l’étranglement de von Neumann en poussant l’idée de concevoir une architecture où il n’y a pas de séparation physique entre le processeur et la mémoire. Cette approche repose sur les propriétés uniques des mémoires résistives (mémristors) lorsqu’elles sont agencées en réseaux crossbar, où les fonctions de sommation et de multiplication s’implémentent de manière naturelle. De plus, la compatibilité de ces mémoires pour une intégration avec les technologies CMOS conventionnelles offre des capacités agressives de miniaturisation et d’efficacité énergétique. Pour répondre aux exigences de cette intégration, cette thèse a porté d’abord sur le développement du procédé de dépôt du matériau à commutation de résistance (TiO2). L’influence de la concentration de défauts sur les propriétés optiques, structurales et sur la composition chimique du TiO2 a été évaluée. Par la suite, le matériau à commutation de résistance développé a été utilisé pour la fabrication de mémristors de structure TiN/Al2O3/TiO2-x/Ti/TiN/Al. Le procédé de fabrication utilisé est compatible CMOS et s’est basé sur le procédé damascène pour réduire la rugosité de surface des électrodes afin de minimiser la variabilité entre composants (device-to-device variability). Les caractéristiques électriques des mémristors ont été évaluées en quasi-statique ainsi qu’en utilisant des courtes impulsions de tension pour reproduire les conditions réelles d’opération. Les propriétés de commutation résistive analogique ainsi que les fonctions synaptiques de potentialisation et de dépression à long terme ont été démontré. Les mémristors fabriqués peuvent stocker jusqu’à 3 bits avec une stabilité temporelle satisfaisante. Pour réduire les tensions de forming de nos composants, des stratégies combinant la modulation de la concentration de défauts et l’épaisseur du matériau actif ainsi qu’une étape de traitement thermique post-dépôt ont été étudiées. Cette thèse a permis de mettre en oeuvre un procédé de dépôt du matériau à commutation de résistance, d’évaluer les caractéristiques électriques des mémristors et leur potentiel à implémenter les fonctions synaptiques, ainsi que d’explorer des stratégies pertinentes qui peuvent minimiser l’influence des tensions de forming sur l’opération optimale des réseau crossbar
Band gap narrowing induced by oxygen vacancies in reactively sputtered TiO2 thin films
International audienc
Fully CMOS-compatible passive TiO2-based memristor crossbars for in-memory computing
Brain-inspired computing and neuromorphic hardware are promising approaches
that offer great potential to overcome limitations faced by current computing
paradigms based on traditional von-Neumann architecture. In this regard,
interest in developing memristor crossbar arrays has increased due to their
ability to natively perform in-memory computing and fundamental synaptic
operations required for neural network implementation. For optimal efficiency,
crossbar-based circuits need to be compatible with fabrication processes and
materials of industrial CMOS technologies. Herein, we report a complete
CMOS-compatible fabrication process of TiO2-based passive memristor crossbars
with 700 nm wide electrodes. We show successful bottom electrode fabrication by
a damascene process, resulting in an optimised topography and a surface
roughness as low as 1.1 nm. DC sweeps and voltage pulse programming yield
statistical results related to synaptic-like multilevel switching. Both
cycle-to-cycle and device-to-device variability are investigated. Analogue
programming of the conductance using sequences of 200 ns voltage pulses suggest
that the fabricated memories have a multilevel capacity of at least 3 bits due
to the cycle-to-cycle reproducibility.Comment: 18 pages, 4 figures in main text, 5 figures in S
Competing tunneling conduction mechanisms in oxygen deficient Hf0.5Zr0.5O2
International audienc
Fully CMOS-compatible passive TiO2-based memristor crossbars for in-memory computing
International audienceBrain-inspired computing and neuromorphic hardware are promising approaches that offer great potential to overcome limitations faced by current computing paradigms based on traditional von-Neumann architecture. In this regard, interest in developing memristor crossbar arrays has increased due to their ability to natively perform in-memory computing and fundamental synaptic operations required for neural network implementation. For optimal efficiency, crossbar-based circuits need to be compatible with fabrication processes and materials of industrial CMOS technologies. Herein, we report a complete CMOS-compatible fabrication process of TiO2-based passive memristor crossbars with 700 nm wide electrodes. We show successful bottom electrode fabrication by a damascene process, resulting in an optimised topography and a surface roughness as low as 1.1 nm. DC sweeps and voltage pulse programming yield statistical results related to synaptic-like multilevel switching. Both cycle-to-cycle and device-to-device variability are investigated. Analogue programming of the conductance using sequences of 200 ns voltage pulses suggest that the fabricated memories have a multilevel capacity of at least 3 bits due to the cycle-to-cycle reproducibility
Memristor-based cryogenic programmable DC sources for scalable in-situ quantum-dot control
Current quantum systems based on spin qubits are controlled by classical
electronics located outside the cryostat at room temperature. This approach
creates a major wiring bottleneck, which is one of the main roadblocks toward
truly scalable quantum computers. Thus, we propose a scalable memristor-based
programmable DC source that could be used to perform biasing of quantum dots
inside of the cryostat (i.e. in-situ). This novel cryogenic approach would
enable to control the applied voltage on the electrostatic gates by programming
the resistance of the memristors, thus storing in the latter the appropriate
conditions to form the quantum dots. In this study, we first demonstrate
multilevel resistance programming of a TiO2-based memristors at 4.2 K, an
essential feature to achieve voltage tunability of the memristor-based DC
source. We then report hardwarebased simulations of the electrical performance
of the proposed DC source. A cryogenic TiO2-based memristor model fitted on our
experimental data at 4.2 K was used to show a 1 V voltage range and 100 uV
in-situ memristor-based DC source. Finally, we simulate the biasing of double
quantum dots enabling sub-2 minutes in-situ charge stability diagrams. This
demonstration is a first step towards more advanced cryogenic applications for
resistive memories such as cryogenic control electronics for quantum computers